微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网表问题?

导网表问题?

时间:10-02 整理:3721RD 点击:
导网表出现封装导不进来,提示非法尺寸是怎么回事?其他同事那里可以导

封装重新命名下,另存下就可以了~

是不是图纸原点没有调整?

问题已解决,DBDoctor 一下就好了

好,提出问题有解决方案,赞!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top