微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 层次设计中 层连接符号单网络为何检查不出来?

层次设计中 层连接符号单网络为何检查不出来?

时间:10-02 整理:3721RD 点击:
层次设计中 层连接符号单网络为何检查不出来?
例如某个电阻的一侧加了一个层连接符号,在root的层次设计block上也有层连接符号
但是该网络是个单网络,为何检查的时候检查不出这个警告来?
是哪里需要设置一下吗?默认的电子规则里面都把相关的都勾选上了,为何不能检查出来?

哪位知?是bug吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top