微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何设置能使DRC检查同网络via间距错误?

如何设置能使DRC检查同网络via间距错误?

时间:10-02 整理:3721RD 点击:
请教大家一个问题,板厂要求,盲孔跟埋孔的间距要保持0.2mm以上,但是我现在的DRC是不会报同网络间距过小的错的。怎么设置能让DRC检查相同网络的盲埋孔间距?

在选择的时候选择same就好了

不明白,能否具体点?哪里选same?
谢谢

自己去看吧


楼上的同学,您是用的哪个软件呢?好像不是allegro的界面呢?

这是allegro吗?怎么不是allegro constraint manager?

我去,我以为你要的是AD的,CADENCE的话你把相同网路间距打开即可

但是same net spacing里面没有bb via gap这项啊

好好看,bound

看图片的画圈区域


确保画圈区域打钩


明白了,感谢指点!

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top