微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Logic-Terminator Assignment

Logic-Terminator Assignment

时间:10-02 整理:3721RD 点击:
Hi 各位大神
跪求 Terminator Assignment的功能解释。在Help手册上也只是粗略地介绍了下而已。

没有人知道么?~~~~(>_<)~~~~

用不上这个 点进去看了下是仿真ecl差分用的

ECL是指什么?我看字面意思像是设置终端匹配的。有哪里的文档可以看到怎么使用么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top