微波EDA网,见证研发工程师的成长! 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�22闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷濠电姷鏁搁崑娑㈡偤閵娧冨灊闁挎繂顦粻顖炴煥閻曞倹瀚�
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ddr走线的约束规则设置

ddr走线的约束规则设置

时间:10-02 整理:3721RD 点击:
各位大神们 ,像这种4片ddr星型连接怎么设置约束规则啊 。跪求帮助。


闂傚倸鍊风粈渚€骞夐垾鎰佹綎缂備焦蓱閸欏繘鏌熼锝囦汗鐟滅増甯掗悙濠囨煏婵炑€鍋撻柡瀣墵濮婅櫣鎹勯妸銉︾彚闂佺懓鍤栭幏锟�...

严谨点就设置两个T点,每个芯片与T点之间、T点与T点之间都等长,同时确保CPU至每个DDR芯片也等长。T点设置可参考学堂课程:
Allegro实战技巧-设置单根线的T点:http://mooc.eda365.com/course/159

4片设置规则比较复杂  感觉你的拓扑不规范

感谢感谢,学习了

分享一下呗

有点复杂

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top