微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 封装高度标识问题。求解

封装高度标识问题。求解

时间:10-02 整理:3721RD 点击:
RT


上面的Height 和width是shape的长和宽,下面的Packgae height max是器件的高度。

不是的,图中表示的是两个symbol,只是一个高度用两种不同形式表现出来

不是的,上面的item12显示的place bound top的shape的长和宽,看坐标也能看出来。Height为X坐标520.77-509.27=11.5 Width=780.89-772.59=8.3.
器件的高度只能通过Package height max表示。

4F 說的正確 +1
零件高度的shape不一定是長方型, 也有如下多邊型的:
LISTING: 1 element(s)
             < SHAPE >            
       class         PACKAGE GEOMETRY
       subclass      PLACE_BOUND_TOP
  Shape is solid filled
  Area:  8.37100  (sq cm)
Exterior boundary:
  segment:xy (-11.0000 2.2000) xy (11.0000 2.2000) width (0.0000)
  segment:xy (11.0000 2.2000) xy (11.0000 40.2500) width (0.0000)
  segment:xy (11.0000 40.2500) xy (-11.0000 40.2500) width (0.0000)
  segment:xy (-11.0000 40.2500) xy (-11.0000 2.2000) width (0.0000)
  Properties attached to shape
    PACKAGE_HEIGHT_MAX  = 3.7 MM
    PACKAGE_HEIGHT_MIN  = 1.35 MM

有一个是没有器件高度信息

果然,多谢高人指点

不错,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top