微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Dangling Via 错误

Dangling Via 错误

时间:10-02 整理:3721RD 点击:
问题如下:
同一层打的Via孔,其他层面没有连接,但是在dangling Via中没有显示,





不可能不显示,其他层你确定没有连接吗?

确定, 检查了很多遍。 拿其他的板子同样的问题,又可以显示为 dangling via。
个人觉得在Allegro中有对应的设置。

小编这不是逗比么,dangling via是悬空的孔,可上图孔明明上面连接着走线,因此当然不会被检查出来啊。

一般都会有显示的

dangling Via 少數板子確實是不會顯示

那不是悬浮孔的是不是,只能用SKILL查啊

这个是在16.5以后的版本会在报告里面显示的,16.3以前的不能检查。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top