微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro pcb中两对差分线之间的间距约束怎么设置

allegro pcb中两对差分线之间的间距约束怎么设置

时间:10-02 整理:3721RD 点击:
如题,差分线之间的间距约束怎么设置


约束管理器里面有设置啊

在 spacing - spacing constraint set 下点击 Greate -spacing 设置上自己想要设置的间距,然后再在net目录下点开ALL Layers。Objects 内选中想要设置差分线的网络在 Referenced Spacing C set 下拉选项中选中刚刚刚创建好的间距就可以了!

支持3#

3楼的回答应该是差分线之间的间距吧?而不是差分线对1和差分线对2之间的间距.我以前也设置过,可是不行

重申一下,3楼方法可行,但是怎么设置其他单根线与差分对的间距呢?我按照刚才的方式吧刚才的规则放到一个单根线网络上,发现不行啊

设网络间最小间距。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top