微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 谁能帮我解释下图片上的意思吗?

谁能帮我解释下图片上的意思吗?

时间:10-02 整理:3721RD 点击:
谁能帮我解释下图片上的意思吗?


买本书看看

就是说比如你4层板   有个通孔从1连接到4层,2,3没有连接,那么在生成文件的时候就会把2 3层的盘体去掉,这样在保证信号的前提下就可以增大2,3层可用面积。
也有设计中直接抑制盘体,比如你BGA下方过孔很密,有时候走线空间不够,你就可以设置,你就会发现你走线了当前层盘体就有了,如果没走线就只有个孔,这样原本可以走1根,可能现在就可以走2根。不过注意约束,会从line2via什么的变成line2hole

非功能盘是不是要出

没有网络的管脚要不要输出。

七个选项你问哪一个

未连接焊盘出光绘时会被删除

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top