微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求较问题

求较问题

时间：10-02 整理：3721RD 点击：

在Design Entry HDL，原路图的器件里有一个引脚为 in〈1:9〉，应该有9个脚，怎么接线，接一根线保存提示，singal connected to pin has incorrect width，怎么解决?

上一篇：高亮原件数量
下一篇：内存规格书中的 (SDP/DDP/QDP)都指什么？

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top