微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网表报错 怎么解

导网表报错 怎么解

时间:10-02 整理:3721RD 点击:

显示提示Cannot find device file

修改元件保存 device file 后

重新导入又报错




看一下设置的路径

路径没有问题

应该是路径中的其中一个没有加

不是,能导入新建的PCB,但导入原有的PCB却不可以

可以的话,发过来给你看看

可以的话,你可以发过来看看

这个不可以哦
但是有个现象
就是网表导不进去的原因像是板上的元件都不能被替换样的(只是修改了个封装)
我试着将网表导入到别的PCB,却是完全正常的

好吧,很新鲜的一个问题

没有碰到过这样的

你要把你的PCB DB一下再导

多谢,我是ALLEGRO新手,这个”DB一下“”要怎么操作呢

DB一下,就是DB CHECK,连续按D 和B两个键,勾选后确认

没用哦

不是文件损坏了 !就是这个没勾选到  试下看看



Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top