微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 大家好,小弟遇到个问题,在添加MARK点的时候,我添加在底层,但是中间层的铜会避让

大家好,小弟遇到个问题,在添加MARK点的时候,我添加在底层,但是中间层的铜会避让

时间:10-02 整理:3721RD 点击:
大家好,小弟遇到个问题,在添加MARK点的时候,我添加在底层,但是中间层的铜会避让,我不想让他自动避让,该怎么解决?请大神帮助解决一下,谢谢

keepout层加到中间层或者加的all呗...

你mark点做错了

没碰到过,估计是MARK建得有问题。

shape keepout 选择bottom就可以了。

把层全部打开,看看mark上有没有加其它限制条件

shape keepout 选择bottom或top就可以了

route keepout 是不是选择all了

器件本身问题

好了,谢谢大家,解决了,是route keepout选择all了,改为top就好了

shape keepout 选择bottom或top

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top