微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分對約束管理设置出错

差分對約束管理设置出错

时间:10-02 整理:3721RD 点击:
差分对在electrical中设置差分间距为5.5mil,在spacing中设置net class为16mil,为什么DRC会报错,提示NET SPACING CONSTRAINTS为16mil.

是不是没有建立差分对,软件没有将这两个网络作为差分对处理

有建差分对啊,在electrical那边有看到,不知道哪里出错了啊

你是指差分线的gap为5.5?把min line spcing设置一下

说明差分没有应用到你的差分规则

最小线间距需要修改。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top