微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > HDL原理图导网表问题

HDL原理图导网表问题

时间:10-02 整理:3721RD 点击:
麻烦请教下大神,硬件用16.3版本画的原理图,设计用的版本是16.6,原理图导网表怎么导不了,难道是版本问题吗?

附上问题截图


难道不是版本问题吗?

打开hdl,,原理图会update.

是不是没有archive? 可以试试直接导netlist

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top