微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网表出错Unable to read design

导网表出错Unable to read design

时间:10-02 整理:3721RD 点击:
导网表出错
#1 ERROR(ORCAP-36020): Unable to read design "E:\PCB\XXX.DSN".
求指导

哄。谁能猜出来

这个你就这么一句话肯定看不出什么问题的

这个需要看检查你的原理图

哎,原因找到了,但无法解决,原因是公司保密制度,把原理图转成了内部文件,解决不了原理图完全废了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top