微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 双层ddr4的dimm条走线层数多少合适?

双层ddr4的dimm条走线层数多少合适?

时间:10-02 整理:3721RD 点击:
求助:有个pcie板卡项目,上面的FPGA 接一个双层的ddr4-dimm条连接器。每个dimm72位。 走线层数多少为合适?pcie板卡厚度标准是1.6mm。层数多了板厚就超过了。现在国内一般是14层,极限是16层。

那就16层。

多少看FPGA的出线。FPGA设计的好的话,2层走线就能出来。一个DIMM也是2层就能搞定。这是最优情况。情况差的话,你16层的叠层也不一定搞的定

一般8-10层就能解决

8-10层

如果DIMM条的线没有跟其他线有干涉,4个走线层就够了,两层走数据,两层走地址

1.6最高只能做到12层啊,你们什么基材可以做到14/16层呢?

可以勉强压到14层

那可能是你们那边的工艺比较好,我们板厂的工艺只能做到12层,军品比较严格一些

是这样的。FPGA一侧有6个bank,上面三个bank接一个dimm,下面三个bank接另一个dimm。双层dimm条连接器是表贴的,一共520pin,分四排。前两排260pin是一个dimm,后两排260pin是另一个dimm。都是72位的ddr4.  这样四层是走不出来的。而且TOP层和bottom层是走不了线的。

上一篇:rat t 灰色點不見
下一篇:ALLEGRO安装选项

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top