微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 有源晶振下面的TOP层要挖空吗?

有源晶振下面的TOP层要挖空吗?

时间:10-02 整理:3721RD 点击:
公司有的同事的PCB的晶振下面像右图所示那样在TOP层挖空了

,请问各位大侠这是为什么啊?这是必须的吗?

不是吧...!

干扰源。挖。

为什么不全部挖空而是挖出一个十字。求解释

top层铺地有什么好处?不铺不是更好?

这个 按说应该挖

每个人的要求不一样,挖空防止晶振通过gnd干扰到别的信号

不是的,不管是有源晶振还是无源的,只需要在期间层铺地铜,在内层最好不要从晶振下面走线即可

器件面铺铜皮是为了隔离的作用,放置干扰

有的全挖了,有的挖出一个十字,我也不明白哪个最好

按说应该全挖空吧,毕竟晶振

要全部掏空,周围包地就行。

这个看你使用多大频率,频率越高,挖了最好,频率不高,就无所谓了。

铺地铜

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top