微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 插件pin内层不避让,求解

插件pin内层不避让,求解

时间:10-02 整理:3721RD 点击:
四层板,有一个插件的其中两个pin脚,TOP和BOT会和周边的GND网络避让,但是GND和VCC层不会避让,求大神指点是什么原因?

GND层


TOP层


求大神指点,感谢

看下规则设置是不是内层设的小啊

你看下这个盘是不是没设置ANTIPAD

内层的antipad有设吗

Antipad有设置,内层是正片,而且这两个pin脚也没有设置什么特殊的规则!


有设置,但是我内层都是正片,不是负片

内层没有设置小啊,你看我发的图,这个器件的另外一个pin都是有避让的,就这两个pin不避让,好奇怪

那看看是不是设置class to class或者针对net单独设置了...

在shape全局变量里面Clear里面的over size 改为0.0001就好了

学习了。

已解决,感谢各位热心帮助!

已解决,感谢各位热心帮助!

已解决,感谢各位热心帮助!

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top