微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence铺铜问题

cadence铺铜问题

时间:10-02 整理:3721RD 点击:
cadence铺铜时有些区域出现了空缺,具体原因未知,望大神解答

可能是那块有禁步区或者挖铜了所有,显示所有层,看铺铜空缺的那一块有什么特殊设置,删之即可

上图

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top