微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > PIN脚出来的差分走线是斜的

PIN脚出来的差分走线是斜的

时间:10-02 整理:3721RD 点击:


如上图,左边芯片出来的差分线从PIN出来的地方是斜的,我从左边往右边拉是这样,从右边往左边拉也是这样,请问各位大侠,如何解决啊?

某些地方出问题了,多试试,总会消失的。

这问题好奇葩!

首先check一下软件错误,然后在别处复制一段差分线头过来看看会出现DRC不,如果出看看是什么DRC

知道是什么问题了,差分线所在的两个PIN脚长度不一样,PIN中心不对齐

route -> auto-interactive phase tune
是否使用这个命令了?

没有,这个命令对走线有哪些影响啊?

这个命令会自动将查分线+-拉等长,option选项有个地方要是打钩的话,会将差分线弄成斜线以便等长,不是45度走线了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top