微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 17.0 铺铜非电镀孔间距问题

allegro 17.0 铺铜非电镀孔间距问题

时间:10-02 整理:3721RD 点击:
之前用16.6铺铜,非电镀过孔的间距好像和别的网络一样,现在用17.0铺铜,不知道为什么变成没有间距了。规则是从原来的板子导入的。

16.6



PCB的规则还是有的,估计是top层铜皮的规则丢啦

请问在哪里进行设置?

对铜皮本身的属性设置,不需要在规则里面设置

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top