微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于电源平面问题

关于电源平面问题

时间:10-02 整理:3721RD 点击:
各位大神:麻烦请教下电源平面干扰问题,我有个18层的单板,6为GND层第7层是信号层,第8层是电源平面层,9和10都是信号层,11为GND层,7层上就走的线不多,但是铺了些电源,有VCC1.0V和Vcc1.2V,还有些小电源,08层电源层上铺了Vcc3V3和Vcc1V5两个电源,09层和10层上也都是铺的电源平面,在09层主要有Vcc1V0和Vcc2V5的电源,这样08层的3.3V电源与09层的VCC1V0就有大面积的重合,这样对单板的影响大不大,电源干扰会不会很严重,麻烦大神们指点下,谢谢!

电源,信号层都是相对的,你把它设成信号层,不走线,用来铺铜走电源。那么这层实际就是电源层了。想想就恐怖啊,你相当于连续4个层是电源。电源回流很长。干扰大。

支持二楼,叠层设置不合理

谢谢,后面在中间加了两个地层隔离了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top