微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 负片问题 急!

负片问题 急!

时间:10-02 整理:3721RD 点击:
1是根据2更改的  出负片后 geber 出现问题,我发现1比2多增加了 antiwork  不知道是否有问题  是否会出现短路



Artwork 中 不需要將 ANTIETCH/VDD2 ANTIETCH/ALL 加入

我觉得应该会短路

工厂按照1做的话,会短路

anti etch是必须去掉的!

15.7以前要保留,16.X以后就去了。 保险起见,附上IPC文件就OK

我现在去除 antietch层了,但是 同一层的 出现如图现象  想问这是怎么了?


看你用什么格式出负片,274x出可以不用勾上antietch。274D(也就是Gerber 6x00)要

其实你把每层的antietch加入对应的光绘层没错,板厂制作一定按照antietch来,如果你在负片层不是按antietch来灌得铜,板厂还是按antietch制作。所以把antietch加入光绘要小心。建议用274x格式出,就不可以不用光绘加入antietch。放心出负片。层在10层以内完全可以所有层都用正片啊!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top