微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > CPU和DDR镜像后的问题

CPU和DDR镜像后的问题

时间:10-02 整理:3721RD 点击:
为何CPU和DDR镜像后移动数据线,右下角等长小方框怎么没有提示

上图

部分数据线显示,有些不显示


跟镜像有什么关系?看这个贴:http://www.eda365.com/forum.php? ... p;page=1#pid1043734我给了解决方法,还是解决不了,我也要等大婶了!估计软件BUG

多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top