微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 在16.6中怎样显示dyl

在16.6中怎样显示dyl

时间:10-02 整理:3721RD 点击:
file:///C:\Users\Administrator\Documents\Tencent Files\470056652\Image\Group\Image1\(PZP]WAE0EUB~7B03YOJHJD.jpg
这个怎样显示出来啊


很简单,在自定义里面的Route——Connect——Allegro dynam timing勾上就好了,而Allegro dynam timing ficedpos是控制等长跟不跟随鼠标移动的

这些我都设置了,就是没有出来啊

那可能软件BUG,你重启下试试,反正是这两个选项控制。以前我帮别人弄的时候也是有的人有用,有的人没用。

我试了好久了。没有用

重新装个版本的嘛,以前我在原来公司给培训新人培训也遇到很多这种情况,有的人有用,有的人失灵,但是控制项是那两个没错

好的,谢谢了

先问一下,你这个是有一条还是一条都没有呢

一条都没有

规则中是否有打开,是否设置了等长规则

电气规则是否都打开?

谢谢

谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top