微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > constraint 設置問題

constraint 設置問題

时间:10-02 整理:3721RD 点击:
請教下,一般規格書上只有寫線寬線距的規格,那LINE到VIA或是shape的spacing一般是根據什麼設置的

根据工厂工艺能力。

謝謝~

LINE到VIA一般,5MIL.

謝謝~

根据工厂工艺能力。

根据工厂能力

一般5mil都行,差点的就难说

对啊,这些都是按照工厂工艺来的,都是10mil的话无压力啊

根据工厂工艺能力。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top