微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分對DP&DN設置誤差在5mil內怎麼設置

差分對DP&DN設置誤差在5mil內怎麼設置

时间:10-02 整理:3721RD 点击:
請教~差分對DP&DN設置誤差在5mil內怎麼設置,是在下圖紅色框忠設置嗎


static phase

不是那里,是这样的,

看图片.


OK,謝啦~

学习了,

电气规则Electrical——Net——Routing——Differential pair——static phase这里设置。你的截图实在物理规则,是错误的

电气规则和物理规则都可以设置的

一般差分  等长都是在电气里面设置的

我也是一般再电气规则里设置

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top