微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Cadence中原理图问题,求助

Cadence中原理图问题,求助

时间:10-02 整理:3721RD 点击:
capture原理图中,如果原理图库在建库添加了SWAP_INFO属性,在设置全局交换管脚时会出现导不出网表,怎么解决?

应该把error的信息贴上来,凭空没人能准确回答。
我猜这个应该是多PART的库吧,只对其中一个添加了属性,而没有应用到剩下的PART上,生成不了Netlist.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top