微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence16.6差分线规则

cadence16.6差分线规则

时间:10-02 整理:3721RD 点击:
如图,为什么第三层可以正常走


但是到了第五层就是这样了


是规则设置问题吗?

construction中的DIFF的设置中有分层设置

规则没设好

规则没设置好,可能只设置在了第三层

进入约束看看diff的约束,在每一层中查看问题,以防下次出现类似情况

规则设置的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top