微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:ALLEGRO如何将走线沿着轨迹包地?

求助:ALLEGRO如何将走线沿着轨迹包地?

时间:10-02 整理:3721RD 点击:
求助:ALLEGRO如何将信号线沿着轨迹包地?要求轨迹线在信号线的周边是走线包,不是铺铜包。

16.6 打S062以上补丁后,有ToolBox可以实现。

学习

一点无关的:走线包地和铺铜包地有什么区别吗?

学习下,坐等好办法。

铺铜为什么不可以?

用手直接拉

你先在信号线旁下个地孔,然后沿信号线拉线出来,右键contuor;具体如下图(此方法试用预16.3及以上版本,低版本可能不行没试过)




谢谢,先下个补丁看看,这位兄弟有没S062以上补丁的链接?,不胜感激

其实最终我想要的效果是沿着信号线线来产生shape route keepout,如图


那你直接铺动态铜就可以了啊,线到铜皮的距离设置好就自动避让了,再在一些不需要的地方切割一下就OK了,我做射频时都这么处理的

注意先下地孔,不然有些地方在删除无网络铜皮时会误删

谢谢。我举个例子,TOP层走信号线,2层要挖空,3层作为参考层。这时第2层的挖空要根据TOP层的走线轨迹来挖空。该如何实现这种效果?

第二层先铺动态铜,复制top层线到第二层,第二层自动避让,然后把第二层的铜转为静态铜,删除第二层的线。是不是有点麻烦

有skill可以做到的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top