微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ALLGRO 16.5 6层板第4层铺不上铜,

ALLGRO 16.5 6层板第4层铺不上铜,

时间:10-02 整理:3721RD 点击:
   我在设计一个6层的板子,在铺铜环节,其他各层铺铜都没有问题,只有第4层铺不上铜,BOUND 的铺铜框是有的,删除铺铜框仍然铺不上,提示:1/10 OUT OF DATA SHAP3S,那个高手能给分析下原因,谢谢!

见过类似的问题(正片),最后发现把某些器件/走线稍微一动一下就好了(怀疑是格点的问题,不过不确定)。
LZ可以尝试部分区域铺铜,如果出现有的区域可以铺上铜而有的不能,很可能就是我说的情况。这种情况,就一点点定位缩小无法铺铜的区域,然后把那个区域的走线这些调一调再试试。

就是有一个铜没出来嘛...是不是那层有route keepout或者有一整片的东西,所以把铜挤没了..
你仔细找找, update里更新下看看,dbcheck

仔细看看第四层有什么东西

碰到过同样的问题  : 部分普通 合并前用静态  搞定

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top