微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 初学ALLEGRO DRC报警求助。

初学ALLEGRO DRC报警求助。

时间:10-02 整理:3721RD 点击:
各位师傅,新手刚学,出现报警提示DRC ERROR:'Net schedule Topology" All constaaint Value :Verify .Actual Value does not verify.不知道是怎么回事,请教各位师傅,先谢谢。

应该是器件值相关的吧

谢谢您的指点,那应该不要紧吧

具体我也没喷到过,我的建议是警告不要紧,但是错误一定要看看搞明白

警告布局,不要理它

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top