微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分對走线包地要怎麼弄?

差分對走线包地要怎麼弄?

时间:10-02 整理:3721RD 点击:
我要針對某差分對走線包地, 使用 place -> via arrays -> boundary 選擇 on both side of cline 可是包出來的是整個 gnd shape 邊緣 都有 via , 要怎麽只對走线包地?

走线咯

可以參考這裡
http://www.eda365.com/forum.php?mod=viewthread&tid=116690

谢谢,学习了

好哈哈哈哈

学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top