微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 如何将同网络的静态与动态铜皮分开

allegro 如何将同网络的静态与动态铜皮分开

时间:10-02 整理:3721RD 点击:
如图箭头出,因为静态铜是晶振的地我想区分开,请问在哪里设置呢,设置routing keepout我觉得有点麻烦


画anti etch  或者挖空

用挖铜命令shape void polygon,沿着静态铜的外边挖动态铜

没有明白你的意思?手动铺了静态铜再铺动态铜,动态铜遇到静态铜是会避让的啊。

手动挖开

shape void polygon

晶振为了控制EMI所以包地后再接到地平面的一点上,所以用的是静态铜,现在想做的就是不要而这合在一起,我试着挖空吧

静态铜如果和动态铜是一个net的话就不会分开,只能设置anti etch或者手动挖开了。建议还是设置anti etch,不然每次动态铜变动都要重新挖一回。

负片层设置anti etch再重新灌铜,或者手动挖开
正片层只能手动挖开

静态铜与动态铜,如果是同一个网络是不能自动避让的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top