微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.6布线的问题。

16.6布线的问题。

时间:10-02 整理:3721RD 点击:
如题有没有功能能将cline正好走在via to via的中间,或者pin to pin的中间?例如DDR布线。

spread between voids
左侧工具栏里面有。

扇出时可以在设置栏设置,布设置好格点也简单

你把line to via 设成2个孔过间距减掉Line 宽度的一半就肯定OK

手动走一条线再copy

阿杜讲过一种方法,放置BGA之前先把格点距离设置为焊盘间距的一半,这样,放置的BGA出线都会出在中间,先把线走出来,后面调整的时候,可以再把格点距离改小

有的时候这个不起作用,你遇到过吗?

基本上不用这个功能……不起作用你可以看一下命令栏有没有报什么信息。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top