DDR3高8位跑不起来的原因

http://www.eda365.com/forum-248-1.html 发到项目外包里面去，哈哈

降频可以工作，大多原因是ddr的走线没有走好
CLK，DQS走好且保护好

走线没走好吧

主要查下CLK差分信号的阻抗，等长的公差，尽量越小越好。另外查下add的上拉电阻的线长不要超过250Mil

1.看下clk，dq，dqs的时序是否工作合适
2.看下给ddr供电电路上的供电能力是否满足

这个主要看看是不是你PCB设计的问题，把检查结果发上来。当然，最好是把你的PCB拿上来给大家看看，否则很难根据你这个说明解决问题的

要么是时序要么是电源....

建议用测试工具把波形转出来分析：
1.先测试您的DDR供电部分是否OK?关注400M和800M时，电源的质量（精度，纹波，噪声，单调性等）是否OK
2.抓一组数据，地址，时钟，DQS的波形，进行时序分析，主要关注两个端：CPU端 和DDR芯片端，两端的时序必须要满足且有裕量
期望你的问题早日解决，特别建议你仔细研读一下器件手册，看看有没有忽略的地方

建议用测试工具把波形转出来分析：
1.先测试您的DDR供电部分是否OK?关注400M和800M时，电源的质量（精度，纹波，噪声，单调性等）是否OK
2.抓一组数据，地址，时钟，DQS的波形，进行时序分析，主要关注两个端：CPU端 和DDR芯片端，两端的时序必须要满足且有裕量
期望你的问题早日解决，特别建议你仔细研读一下器件手册，看看有没有忽略的地方