微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么差分在我设置的BGA区域内不遵守我的BGA区域规则?

为什么差分在我设置的BGA区域内不遵守我的BGA区域规则?

时间:10-02 整理:3721RD 点击:
我用的软件是16.3版本的。我在BGA区域设置的线到线是4MIL,我的差分在BGA内出线的时候线到线不是4mil?我的Region BGA里面没有设置差分保持原来的差分规则,不知道是什么原因?请问一下有没有朋友遇到过类似问题?感谢!

如果所有设置都OK, 还不行的话,就是DRC没有打勾。

请问一下,是ON-LINE DRC吗?还是那个地方有玄机?呵呵。

把你设置的规则截图看看

公司电脑无法截图。改检查的地方我都看了。我就是想是不是除了规则部分还有没有其它的地方会影响到。

还是因为规则没有设置好,可以来个图看看

这东西靠描述也是挺难办的

那就是你规则设置不对呗

除了规则设置不对,想不出其它原因了

肯定是自己规则设置不对,自己认为对

在区域规则中添加你的bga规则要求

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top