微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Routekeepout问题

Routekeepout问题

时间:10-02 整理:3721RD 点击:
各位大侠,有些阻抗控制线会参考隔层地,那么我们需要在相邻层画出一个routekeepout区域,可是怎么才能让这个区域的形状是跟走线形状完全一致,并且保证走线映射到那个区域是居中的呢?

这个可以不用用到routekeepout,阻抗线走好后,在铺静态铜,手工隔离铜皮与阻抗线。再用z-copy静态铜到第2层就好了

找個Cline to shape的skill,然後zcopy到keep out

谢谢,不过为什么我z-copy到第二层的时候,之前中间挖开的地又都给填满了呢?

谢谢,我找找这个skill看

z-copy命令后,options栏下面的copy中,选中voids

多谢多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top