微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 设置T点时出现错误,请教各位大神们!

设置T点时出现错误,请教各位大神们!

时间:10-02 整理:3721RD 点击:
如图



你的Schedule是自定义的,走线拓扑没有按自定义的规则走。删掉这个网络的T点,重新设置一下。

怎么设置呢? 我先前是按net-schedule 设置的。现在也不知道哪里设置错误了~




BA1和BA2 走线结构一样,拓扑结构也一样,为啥其中一个可以pass,而另外一个确是 fail 呢?

补充一下,cpu是U14,两个ddr是 u12和 u13

一样的走线,拓扑结构怎么不一样的。

反正我没解决 比如线上有电阻的不管如何设置都不行

关注

不要沉啊~~怎么没有高手帮忙解答呀~

这种还要设置T点吗,不用吧,等长设置PIN到PIN就好了啊,你在打孔的时候打在中间就行了哦,左右两边的线可以拷的

解决问题了。谢谢大家!是因为我在拷贝线的时候,线与pin 之间没有连接好,我重新连接一下,这个错误就消失了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top