微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 高速信号包地

高速信号包地

时间:10-02 整理:3721RD 点击:
好像看过一篇文章说高速信号包地反而会引起串扰有这个可能吗,如果两个平行走的pcie信号中间我铺个地做个隔离,这样中间的地会不会反而成为产生串扰的媒介呢

是的。外国的资料

保证3W以上,一般就不会有问题

高速不包地了,但是要参考地。

我感覺不會吧,包地還是要有的

最少要保持3W以上,如果空间足够的话,还是要包的。

以前做过的好像是,高速线外围会包地,但是同等级的高速信号内没有地间隔开来

如果空间不够3W,还有必要包地吗?

画个板子验证下

3W原则 20H

很多公司要求不一样 间距做好了 没必要

高速信号 一般走微带线,参考GND,且满足3W原则就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top