微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求教存储器的的拓扑结构问题?

求教存储器的的拓扑结构问题?

时间:10-02 整理:3721RD 点击:
我现在想画块CPU核心板,需要板载SRAM,NAND FLASH ,NOR FLASH。请问这种低速的存储器需不需要做拓扑

这得看你具体的芯片是什么了

貌似大多数都可以不做吧...个人观点,,.,.

这样的一般都是菊花链

菊花链,通常是Sram靠近CPU,后面再依次排列。

看要求吧   正常是不需要的  菊花链较多

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top