微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR3_CLKN和DDR3_CLKP的时钟对中间并联一个电阻,DDR3_CLKN和DDR3_CLKP的时钟对串联?

DDR3_CLKN和DDR3_CLKP的时钟对中间并联一个电阻,DDR3_CLKN和DDR3_CLKP的时钟对串联?

时间:10-02 整理:3721RD 点击:
DDR3_CLKN和DDR3_CLKP的时钟对中间并联一个电阻,DDR3_CLKN和DDR3_CLKP的时钟对串联四个DDR颗粒,最后怎么设置propagation_delay和relative_propagation_delay?求图解?

用PinPair设置。

只选始终的pin pair就好了~

pinpair

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top