微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 16.6差分对怎么设置

allegro 16.6差分对怎么设置

时间:10-02 整理:3721RD 点击:
allegro 16.6的软件,在constraint中按照如下设置了约束,然后到routing中设置差分对并且选择了DIFF_pair这个约束,结果,差分对仍然是按照spac中设置的9mil间距执行DRC检查,请问是怎么回事?


举例如下图


我就是这样设置的,没有用

它总是按照net constraint中的space来执行,郁闷,怎么设置执行的优先级呢?

建议你在 Min Line Spacing 这一项不要为空,也设个6mil 试试


请在physical里设置,不要在electrical里设置

学习了啊,设置差分对。

学习

你要到Physical设置中把Min Line Spacing填上一个小于Primary的数值

非常给力,非常成功,非常感谢。
不过我记得以前不需要填写min line spacing这个参数的啊,再说了,默认就是0了,难道我记错了?!

如果设置了Space约束或者默认的space数值大于Primary,就要设置这个参数。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top