微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网表出现这样的问题

导网表出现这样的问题

时间:10-02 整理:3721RD 点击:
如图:以前的原理图上更改后到网表出现这样的问题,以前的原理图可以导网表的,有谁遇到过这样的问题,求指导,谢谢各位!


非法字符“.”

就按照提示找错误就行了啊....

感谢您的提示,您能告诉我这个点我怎么找出来吗?


能告诉我怎么找到这个错误吗


重点看下pl9510~~~

是的,我就是不知道怎么找这个东西,请问怎么找呢?

你看下是不是有9510(b)这样的字符,直接猜的话估计这个()就有问题...勇敢的尝试下,要不发文件吧..

在你放原理图的文件夹下 的allegro文件夹中 的pstxprt文件 这个是记录封装信息的 用记事本打开 你的报错应该是封装信息里的非法字符 找到对应的行 再找到对应的器件 在原理图里面改掉 应该就可以了

非法字符嘛,去掉斜杠和括号

感谢感谢!我找到问题了,已解决!

感谢感谢,原理图的引脚命名不能重复。封装不能有“.”

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top