微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于中间相邻信号层走高速信号线的问题

关于中间相邻信号层走高速信号线的问题

时间:10-02 整理:3721RD 点击:
一块六层板的层叠结构是top、power、singnal2、singnal3、gnd、bottom
DDR2的数据线有人推荐我走在中间的信号层,但是走在中间的信号层不同组之间必然会有交叉和重叠,而这两层之间FR4只有8MIL  不会串扰很严重么?

会比较严重。要慎重!

是的   所以我觉得可能把一部分数据线走在BOTTOM会好一些,但走在外层的抗干扰能力又会差些,所以比较纠结

没有什么纠结的,信号没那么脆,注意点间距就可以了
又是不能走外层,那些四层板的PC主板怎么办

说的在理   学习了

不要认为信号在外层就干扰大,当然,还是要考虑信号完整性的问题

肯定会有,是否严重要测试才知道。可以依据板厚做优化,S2-S3之间的介质厚度要大于2倍S2-POWER/S3-GND的介质厚度

怎么会只有8mil呢,你板厚多少?

學習

學習

对于高速板8mil已经很宽了,走内层问题不大, 两层走线尽量不要重叠,尽量呈垂直或者斜角走线。以前老的上网本和山寨平板大多都是6层。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top