微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 联通性检查的时候如何将未联通的部分DRC直观显示出来?

联通性检查的时候如何将未联通的部分DRC直观显示出来?

时间:10-02 整理:3721RD 点击:
联通性检查的时候如何将未联通的部分DRC直观显示出来?

把其他全部隐藏只显示飞线会不会明显一些

不能像pads那样可以明显的显示出来吗
只能按报告一个个点击查找修改?

菜单栏 >> display >> status >> unrouted connections

这个不是直管的显示 是希望在pcb之间明显标注出位置

点开就有啊,哪个器件哪个脚没有连。
倒是PADS,我遇到过明明没有改动结果报连接性错误的情况,而且还看不出来哪儿没连上,只有把直角线调了才行。

display -> status下游坐标一点就自动弹过去~~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top