请教：allegro 中如何对某一器件的某一引脚设置单独的铜皮间距

不嫌麻烦+硬要加规则-->用region加到管脚上
不嫌有DRC的话，用rout keepout
最后的方法，铺好铜后，抠洞

是想这个pin避让铜皮的距离变大吗?

编辑该管脚属性，选择dyn_clearance_oversize项，输入想要的值即可

谢谢楼上wwddss_1976的回答 我已经根据你的方法实验成功 谢谢了！

學習

一直用这种方法