微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > route connect line wdith 問題

route connect line wdith 問題

时间:10-02 整理:3721RD 点击:
route connect  line wdith  如果這20 一下條線要回歸 constrint  不要每次手動 在setput use preferencs 那設定 通過手們幫忙

记忆走线
http://www.eda365.com/thread-97052-1-1.html

謝謝 學習了

在env中定义快捷键
funckey 1 Options acon_line_width 7
funckey 2 Options acon_line_width 10
按1就是线宽7mil 2就是线宽10mil

謝謝

系统设置里有,不记忆走线,选择一下就OK

謝謝

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top