微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > VIA不要入內層 有花孔

VIA不要入內層 有花孔

时间:10-02 整理:3721RD 点击:
如此NET 為GND 故意要此VIA不要入內層有花孔,不知要如何設定


via焊盘参数中有Flash Symbol,建议去了解一下Allegro的封装库知识:http://www.eda365.com:5280/course/141

謝謝

不要花焊盘是要全连接么....

要隔離  

如果是单独的几个过孔需要隔离,用Void手工挖开就是了,不要随便去改焊盘参数。

不是很明白小编要表达的 意思  小编是说VIA是全连接  还是十字架;连接    如果要单独几个孔  有很多种方法实现

謝謝 了解 用Void手工挖开

如图设置


謝謝 好方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top