微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导入网络,原有的走线错误

导入网络,原有的走线错误

时间:10-02 整理:3721RD 点击:
各位大侠:本人遇到多次这样的问题,请给予指点!
在修改原理图后,重新更新PCB时,原有的走线网络变了,【绝大不分是没有改变的,有很少一部分焊盘上的那一截走线变成了地网络】需要重新走线很麻烦,请高手给予指点!谢谢!

把所有铺铜打开看下  应该是VIA连接哪个SHAPE了

你没有修改的部分重新导入之后变了?这个貌似不应该吧...

有没有改位号什么的?

不可能吧    是不是位号变了

网络一端改了  连接到上下层的shape上了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top